Информатика и вычислительная техника


Узлы ЭВМ на основе комбинационной схемотехники - часть 4


В параллельном сумматоре (рис. 6.24) достигается более высокое быстродействие. Суммируемые коды поступают на входы сумматора одновременно по всем разрядам. Для этого в каждом разряде используется комбинационный сумматор на три входа, на выходах которого образуется значение суммы Si данного разряда и переноса Рi + 1 в старший разряд.

В процессе распространения сигнала переноса устанавливается окончательное значение суммы в каждом разряде. Очевидно, что в течение этого времени на входах сумматора присутствуют сигналы хi, уi, соответствующие суммируемым кодам. Максимальное по времени суммирование получается в том случае, когда перенос, возникший в первом разряде, распространяется по всем разрядам (например, при сложении кодов 11...11 и 00...01). В параллельных сумматорах обычно применяются различные способы ускорения переноса (параллельный перенос, групповой и т.п.).

146

Рис. 6.24. Функциональная схема параллельногокомбинационного сумматора

147

140 :: 141 :: 142 :: 143 :: 144 :: 145 :: 146 :: 147 :: Содержание




- Начало -  - Назад -  - Вперед -



Книжный магазин